完成全球首颗3D

2020-01-24 23:51栏目:公司动态
TAG:

图片 1

台积电强调,CoWoS及整合扇出型封装仍是2.5D IC封装,为了让芯片效能更强,芯片业花了相当的时间,开发体积小、功能更复杂的3D IC,这项技术需搭配难度更高的矽钻孔技术,以及晶圆薄化、导电材质填孔、晶圆连接及散热支持。

台积电积极投入后端的半导体封装技术,预计日月光、矽品等封测大厂也会加速布建3D IC 封装的技术和产能。不过这并不容易,需要搭配难度更高的工艺,如硅钻孔技术、晶圆薄化、导电材质填孔、晶圆连接及散热支持等,预计各大厂也将进入新的技术资本竞赛。

尽管台积电未透露合作开发对象,业界认为,3D IC封装技术层次非常高,主要用来整合最先进的处理器、数据芯片、高频存储器、CMOS影像感应器与微机电系统,一般需要这种技术的公司,多是国际知名系统厂。以台积电技术开发蓝图研判,苹果应该是首家导入3D IC封装技术的客户。

台积电向来不评论接单与客户状况。业界认为,台积电正式揭露3D IC封装迈入量产时程,意味全球芯片后段封装进入真正的3D新纪元,台积电掌握先进制程优势后,结合先进后段封装技术,对未来接单更具优势,将持续维持业界领先地位。

先进封装近来被视为延伸摩尔定律的利器,透过芯片堆叠,大幅提升芯片功能。台积电这几年推出的CoWoS及整合扇出型封装,就是因应客户希望一次到位,提供从芯片制造到后段封装的整合服务。

台积电5nm制程已于本月初顺利进入试产阶段,魏哲家表示,预计5nm制程一开始起步将会比7nm慢一些,但由于极紫外光(EUV)技术成熟度会加快,让很多芯片能更有效率,因此看好5nm整体放量速度将会比7nm要快,并成为台积电下一波成长主力。

台积电近几年推出的CoWoS 架构及整合扇出型封状等原本就是为了通过芯片堆叠摸索后摩尔定律时代的路线,而真正的3D 封装技术的出现,更加强化了台积电垂直整合服务的竞争力。尤其未来异质芯片整合将会是趋势,将处理器、数据芯片、高频存储器、CMOS 图像传感器与微机电系统等整合在一起。

文章来源:集微网

4月22日,台积电一条龙布局再突破,完成全球首颗3D IC封装技术,预计2021年量产。业界认为,台积电3D IC封装技术主要为未来苹果新世代处理器导入5纳米以下先进制程,整合人工智能与新型存储器的异质芯片预作准备,有望持续独揽苹果大单。

台积电总裁魏哲家表示,尽管半导体处于淡季,但看好高性能运算领域的强劲需求,且台积电客户组合将趋向多元化。不过目前台积电的主要动能仍来自于7 nm制程,3D 封装等先进技术届时应该还只有少数客户会采用,业界猜测苹果手机处理器应该仍是首先引进最新制程的订单。更进一步的消息,要等到5 月份才会公布。

版权声明:本文由金沙澳门网址发布于公司动态,转载请注明出处:完成全球首颗3D